(19) 日本国特許庁 (JP)

即特許出願公開

⑩公開特許公報(A)

昭59-142481

⑤Int. Cl.³
G 01 R 31/28

識別記号

庁内整理番号 7807-2G **國公開** 昭和59年(1984) 8月15日

発明の数 1 審査請求 未請求

. (全 13 頁)

匈集積回路装置及びその診断方法

②特 願 昭58-16045

②出 願 昭58(1983)2月4日

⑫発 明 者 增田郁朗

日立市幸町3丁目1番1号株式

会社日立製作所日立研究所内

@発明者前島英雄

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内 ⑩発 明 者 林照峯

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

⑦発 明 者 畠山一実

日立市幸町3丁目1番1号株式 会社日立製作所日立研究所内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 髙橋明夫 外3名

明 細 書

発明の名称 乗横回路装置及びその診断方法 特許請求の範囲

1. 複数の組合せ論理回路、上記組合せ論理回路 の入力に接続される少なくとも一つの入力用記憶 回路、上記組合せ論理回路の出力に接続される出 力用記憶回路が形成される集積回路装置に於いて、 任意の組合せ論理回路に接続される少なくとも一 つの入力用記憶回路に選択的に診断用信号を与え て、上記任意の組合せ論理回路に接続される出力 用記憶回路に記憶される診断用信号を銃み出すこ とを特象とする集積回路装置の診断方法。

2 特許請求の範囲第1項に於いて、上配入力用 記憶回路及び出力用記憶回路はフリップフロップ からなることを特徴とする集積回路装置の診断方 法。

3. 半導体チップ上に、複数の組合せ倫理回路、 上記組合せ論理回路の入力に接続される少なくと も一つの入力用記憶回路、上記組合せ倫理回路の 出力に接続される出力用記憶回路が形成され、上 配半導体チップの周辺に複数個のパッドが設けられ、上記入力用記憶回路または上記出力用記憶回路を上記パッドとの間に、上記入力用記憶回路を上記パッドとを接続する複数の入出力パッファが設けられる集機回路を登りが、少なくとも一つの上記入出力が表現の上記入力用記憶回路を透れるパッファンス信号を与える信号線に接続されるパに記憶によれるに記した。または、上記出力用記憶回路に退択的に記憶される影断用信号を読み出す信号線に接続される。次には、上記出力用記憶回路に退択的に記憶される。または、上記出力用記憶回路に退択的に記憶される。または、上記出力用記憶回路に退択のできる。

4 特許請求の範囲第3項に於いて、上記入力用 記憶回路及び出力用記憶回路はフリップフロップ からなることを特徴とする集積回路装置。

発明の辞細な説明

〔発明の利用分野〕

本発明は集積回路装置に係り、特に診断試験を 容易に行たえるようにした集積回路装置及びその 診断方法に関する。

〔従来技術〕

論理回路を含む集積回路装置に於いては種々の 素子が所選の機能及び性能が得られるか否か、テ ストパターンの入力信号を外部から加えて判定し ており、これを一般に診断と呼んでいる。ここで、 入力信号列は内部の象子を遅れなく診断できるも のが必要であり、総象子数の中で診断可能な架子 の比率を診断率と定義する。したがつて、この入 力信号列を作る場合実用上十分な診断率を、でき るだけ少ないステップ数で達成することが必要で あるが、通常の論理集積回路装置では数千ステップを要するのが普通である。

従来は、との信号列を人手で作成していたため 膨大を作業量になつていた。特に、ゲートアレイ 果積回路装置のように設計作業の大半が自動化され、設計期間が1ヶ月前後に短縮されているもの では、必然的に診断用の入力信号列を作成する期間の比重が増大し、開発期間を短縮する上での最 大の障害になつている。一方、診断用の信号列を 計算機で自動生成するという試みもあるが、論理

フリップ・フロップ動作の他に選択線の選択によりフリップフロップ回路にアクセス可能とするものが示されているが、診断はフリップフロップの み可能であり、組合せ論理回路の診断はできない という問題点がある。

〔発明の目的〕

本発明の目的とするところは、上記問題点を除去し、組合せ論理回路単位に診断が可能となり、 充分な診断率が得られる集優回路装置及びその診 断方法を提供することにある。

[発明の概要]

構成上の飼約を付加しないと充分な診断率が得られないことが多い。

ところがこれらの従来技術に於いては、複数の 組合せ論理回路に於ける診断は可能であるが、組 合せ論理回路単位の診断はできなく、診断率が低 くなるという問題点を有する。

また、特開 5 4 - 87142 号公報には、通常の

る診断用信号を読み出すことにある。

また、本発明条積回路装置の特徴とするととろ は、半導体チップ上に、複数の組合せ論理回路、 上配組合せ論理回路の入力に接続される少なくと も一つの入力用記憶回路、上記組合せ論理回路の 出力に接続される出力用配億回路が形成され、上 記半導体チップの周辺に複数個のパッドが設けら れ、上記入力用記憶回路または上記出力用記憶回 路と上記パッドとの間に、上記入力用記憶回路ま たは上記出力用記憶回路と上記パッドとを接続す る複数の入出力パッファが設けられる集積回路装 世に於いて、少なくとも一つの上記入出力パツフ アは、任意の上記入力用記憶回路を選択するアド レス信号を与える信号線に接続されるパツファ、 または、上記出力用記憶回路に選択的に記憶され る診断用信号を読み出す信号線に接続されるパッ ファを有することにある。

ことで「組合せ論理回路」とは、出力信号がそのときの入力信号によつて一銭的に定まる論理回路を示し、例えば、AND回路、OR回路、NOT

回路、NAND回路、NOR回路、XOR回路、及びこれらを組み合わせた回路(半加真回路、全加其回路、符号変換回路、エンコーダ回路、デコーダ回路等)及び配線(入力信号と出力信号とが同一なもの)が相当する。また、「記憶回路」とは、出力信号が過去の入力信号の履歴に依存するような論理回路を示し、例えばフリップフロップ等のスタテイックな記憶手段や、トランジスタの容量等のダイナミックな記憶手段や、これ等を組み合わせた回路が相当する。

[発明の実施例]

第1図によつて本発明の原理を説明する。

第1図に示す様に、2入力NAND回路11,3 入力AND回路12の組合せ論理回路と、フリップフロップF/F₁₁, P/F₁₂, F/F₂₂, F/F₃₅, F/F₃₁, F/F₃₂, F/F₃₅の配億回路とが行列状に形成され、配銀1,2,3,4,5,6,7,8(破銀で示す)される。ここで、フリップフロップF/F₃₂とフリップフロップF/F₃₃とてシフトレジスタ14を構成し、配線8は本発

する場合、まずフリップフロップF/Fii, F/Piiをアドレス信号級によつて選択して、診断モードとして、診断用信号を入力する。次に通常モードとして2入力NAND回路11によつてNAND計算された診断用信号がフリップフロップF/Fii に配憶された診断用信号 リップフロップF/Fii に配憶された診断用信号を図示しない信号級によつて外部に読み出す。

3 入力 A N D 回路 1 2 、配繳 23 を診断する場合も同様である。

以下、本発明をゲート・アレイ集積回路装置に適用した場合の一実施例を詳細に説明する。

第2図はゲート・アレイ楽積回路装置20の全体構成の概略を示したもので、入出力パッファ群21、アレイ状に配列されたゲート群22-1、-2、…、-j、…、-nから成る。今、例としてj行のゲート群22-jの中のI列のフリップ・フロップ23にゲート・アレイ集積回路装置20外部から診断用信号を書込み(スキャン・イン)及び外部へ診断後の診断用信号を読出す(ス

明では組合せ回路に相当する。フリップフロップ F/Fii, F/Fai は2入力 NAND回路11の入 力に接続され2入力NAND回路11の入力用配位 回路となる。フリップフロップF/F28 は2入力 NAND回路 1 1 の出力に接続され2入力 NAND回 路11の出力用配億回路になるばかりでなく、3 入力AND回路12の入力に接続され3入力AND 回路12の入力用記憶回路になる。 フリップフロ ップド/ド18は3入力AND回路12の入力用記 億回路となり、フリップフロップF/F25 は3入 カAND回路12の出力用記憶回路になる。フリ ップフロップ F / Fas は 3 入力 A N D 回路 1 2 の 入力用記憶回路となるばかりでなく、配線8の出 力用記憶回路となる。フリップフロップF/Fst は配線8の入力用配憶回路となる。X,(1=1 ~四)、Y」(リニ1~n)は任意のフリップフ ロップを選択するためのアドレス信号線である。 第1図に於いて、他の組合せ回路、他の記憶回路、 他の信号線は省略してある。

例えば、2入力NAND回路11を選択して診断

キャン・アウト)手順を示す。

(1) フリップ・フロップの初期化

第2図のGR(General Reset)信号により 総てのフリップ・フロップのリセットを行い、診 断開始時に初期化を行う。この結果、総てのフリ ップ・フロップの内容はリセットされ、論理レベ ル"0"となる。

(2) フリップ・フロップの"1"設定(スキャン・イン)

上記したように、診断の開始時には総てのフリップ・フロップがリセットされるため、診断の対象となるフリップ・フロップ23を必要に応じてセットする。これには「列方向の信号級a」、b・と「行方向の行アドレス信号線Y」及びクロックC。によつてフリップ・フロップ23を選択して行う。信号ai、b・、Y;、C。の詳細は後述する。

(3) フリップ・フロップからの診断後データの 読出し(スキャン・アゥト)

フリップ・フロップ23の内容は信号.b:によ

り j 行中に含まれるフリップ・フロップの中から Qj 選択され、データ出力信号級 GF a に載せられ、入 出力パッフア群 2.1 を介して集積回路装置 2.0 外 部に出力される。

第3 図はフリップ・フロップ23の入出力倡号 線の様子を示したもので、本来フリップ・フロッ ブが必要とする信号級3 i (クロック信号級T、 データ信号線D、リセット信号級系、セット信号 級S)と3Q(出力線)以外の診断のための信号 級群が格子状に配置されている。

次に、第4図によりフリップ・フロップ23の 内部構成を示しながら、詳細な説明を行う。

フリップ・フロップ23は、核とたるフリップ・フロップ40,41、診断のための論選ゲート42~50、フリップ・フロップ23の内容の銃出しのためのゲート51から成る。フリップ・フロップ23の動作原理を述べる前に、各信号線の信号M,C1,C2, 21, b1の意味を明確にする。

(1) モード指定信号M

 $b_i = \overline{M} \cdot X_i$

... ... (2)

すなわち、診断モード(M=0)で「列が選択 された場合($X_1=1$)に限つて $b_1=1$ となる。 次に、これらの信号を用いて診断モード(M=0)に入つた場合の動作を説明する。

(a) ゲート48

フリップ・フロップ 2 3 の含まれる i 列目が過ばれた場合、列アドレス信号 X 1 = 1 であるから信号 b 1 = 1 となる。従つて、ゲート 4 8 の出力信号 4 a は 0 ~ となり、ゲート 4 2 , 4 5 , 4 7 に接続されるクロック信号 T、リセット信号 R、セット信号 8 を無効とする。

(b) ゲート50

フリップ・フロップ23の含まれるi列が過ばれた場合、信号 b. はゲート49により反復性となるから、ゲート50の出力信号4bには信号 a. に含まれるクロックC1を通過させる。この時、行アドレス信号Y,が「1」となつてj行が選択された場合に限つて、フリップ・フロップ 40の3(セット) 増子にセット信号3がゲート

M=1のとき被診断フリップフロップ23が通常モードであり、M=0のとき診断モードとなる。

(2) クロック信号 C1

診断用信号であり、診断モード時にフリップフロップ 40へのセット・タイミング信号となる。

(3) クロック信号 C:

診断用信号であり、診断モード時にフリップスロップ41にセットされたデータを出力するタイミングを与える信号である。

(4) 信号 4 1

信号aiの論理は次式で与えられる。

 $\mathbf{a}_{1} = \overline{\mathbf{C}_{1} \cdot (\mathbf{M} + \mathbf{X}_{1})} \cdots \cdots (\mathbf{1})$

(5) 信号b:

信号bi の論理は次式で与えられる。

47により与えられる(*1*設定(スキャンイン))。

尚、ゲート43,44,46は各対応信号の框性を合せるためのインパータである。

更に、信号b:=1寸なわちフリップ・フロップ23が選択されている場合には、ゲート51によりフリップ・フロップ41の内容がデータ出力信号Q:として、フリップ・フロップ23外部に銃出される。

一方、診断モードにおいて、次の(I)(II)に示す配 慮が必要である。

(I) 順序回路のデータ信号Dのフリップ・フロップ 4 0 へのセット (Flip-Flop in): 通常モードの場合、 $C_1=1$ とすれば信号 $a_1=\overline{C_1}=0$ 、信号 $b_1=0$ となるから、ゲート 4 8 出力信号 4 a=1 となる。従つて、ゲート 4 2 への 1 入力を " 1 " としてかけば、クロック信号 T にょりデータ信号Dをフリップ・フロップ 4 0 にセットすることができる。

(間) フリップ・フロップ 40 出力の灰段への出

カの禁止:フリップ・フロップ 2 3 として見た場合、その出力 Q , Q が 次段の概序 回路 へ影響を与えぬようフリップ・フロップ 4 1 により出力禁止を行う。通常モード (M = 1) では、フリップ・フロップ 4 1 へのクロック C:を*1*とすることにより通過モードとしておけばよい。また、診断モード (M = 0) においてクロック C:を印加すればフリップ・フロップ 4 1 の内容はフリップ・フロップ 4 0 と一致する。これをゲート 5 1 を介してデータ出力信号 Q , に読出す。

以上の各モードを第1表に示す。

	· # 1 2	•		
*	信号	M	C ₁	C a
	通 常 モ ー ド	1	1	1
18		. 0	7	0
鰤	スキヤン・イン	0		
æ	フリップ・フロップ・イン	1	1	0
1	ピン・アウト	1	0	0
۴	スキャン・アウト	0	0	

ド スキャン・アウト 0 0 二

接続される入出力パッファ604-1~604N及び基本セル(図示せず)が×方向に多数個並 設された基本セル列22-1~22-nをy方向 にn個並設して成る。

通常モード及び診断モードに於ける、各パッド の機能を第2数に示す。

	第		2 ·		- 表		<u> </u>
	パッド モード	M	Cı	Ca	Pu	P= -e=	Pai-sa
-	通常モード	1	1	1	P11-1=	P21-2 a	Pa1-20
脸断	スキャン・イン	0	7	ک 0	X ₁	Y1 - 1	Q1
Æ	フリツブ・フロツブ・イン	1	1	0	P11-1=	P21-2=	Pa1-0a
	ピン・アウト	1	0	0	P11-1=	P25-2 =	Pa1-34
F	スキヤン・アウト	0	0	5	Х	Pri-e .	Q1 - 1

o M (Mode)

診断モードが通常モードかを指示する入力パッド。本パッドの論理レベルが『0 の時、診断モード、論理レベルが『1 の時、通常モードとなる。

· Cı (Clock1)

ことで、フリップ・フロップ・インは通常モード時に、フリップフロップのデータ倡号Dを記憶するモードであり、ピン・アウトとは通常モードで、集横回路装置内の状態を変化させずに出力パッファとなつているピンの状態を見るモードを示す。

次に、第5図により、本発明の一実施例である
ゲート・アレイ集積回路接置20のマスター構造
を述べる。このマスターは診断モード時にフリップ・フロップの列指定を行うパッド P11~P1=
(X1~Xa)、入出力パッファ600-1~
600-m、列選択信号 a1, b1を作り出す列
デコーダ601-1~601-m、診断専用パッドM、C1、GR、C2、診断モード時にフリップ・フロップの行指定を行うパッド P21~ P2。
(Y1~Ya)、入出力パッファ602-1~
602-n、診断モード時にデータ出力信号を読
み出すパッド P21~P2a(Q1~Qa)、入出力パッファ603-1~603-n、診断に使用されない通常の入出力パッド P41~P4x、それらに

診断モード時にフリップ・フロップ 4 0をセットするタイミングを与える入力パッド。

oC: (Clock2)

診断モード時にフリップ・フロップ41 にセットされたデータを出力するタイミングを与える入力パッド。但し、通常モード時にはフリップ・フロップのデータは常に出力するようにしている。(C1 = 1)。

0 P11-1m

通常モードでは入出力パッドPnn-1-として機能 し、診断モードのスキャンイン・スキャンアウト においては、フリップ・フロップの列アドレス信 号パッドX1-- として機能する。

o P 21-2 2

通常モードでは入出力パッドP11-1aとして機能 し、診断モードのスキャン・インにおいてはフリップフロップの行アドレス信号パッドY1-。として機能する。

0 P 21-3 2

通常モードでは入出力パッドPsiasとして機能

し、診断モードのスキャン・イン, スキャン・アウトにおいてデータ出力信号パッドQ:-。として機能する。

とれらの機能変更に関しては、後で詳細に説明 する。

本実施例のマスターに於いては次の(1)~(6)のものは予め論理的に配譲されており、ユーザ論理回路の少なくとも一部と同時に校とのマスターの上に作成される。また、次の(1)~(6)のものを第1配の配線で予め配線しておき、絶縁膜を介してユーザ論理回路を多層配線しても良い。

.(1) ペッドと入出力パッファ

パッドP11~P1mと入出力パッフア600-1 ~600-m、パッドP21~P2mと入出力パッフ ア602-1~602-m、パッドP31~P3mと 入出力パッフア603-1~603-m、パッド P41~P4mと入出力パッフア604-1~604 一Nが半導体チップの周辺に配線されている。但 し、上記入出力パッフア群は総てマスターの時点 では、内部配線によつて入力のみ、出力のみ、入

供給し得るように配線が夾められている。

モード招定信号級Mは、入出力バツフア600 ー1~600ーm、602-1~602ーn、 603-1~603-ロ及び列デコーダ601ー 1~601-mに配線、クロツク信号C;は列デ コーダ601-1~601-mに配線、クロツク 信号C:及びリセツト信号GRはそれぞれ×方向、 y方向に行列状に配線される。

(3) 入出力パッファ 6 0 0 - 1 ~ 6 0 0 - m と 列デコーダ 6 0 1 - 1 ~ 6 0 1 - m

入出力パッフア600-1~600-m内の入力パッファ出力、すなわち、診断モード時の列アドレス信号線 X_1 ~ X_2 は列デコーダ601-1~601-mへ配線される。

(4) 入出力パッフア 6 0 2 - 1 ~ 6 0 2 - n か 5 の 配線

入出力パッファ6 0 2 - 1 ~ 6 0 2 - n 内の入 カパッファ出力、すなわち、行アドレス信号線 Y: - Y: はx方向に並設配線する。

(5) 入出力パッファ603-1~603-nか

出力の3つのダイブに構成し得る構造としてかく。また、診断モード時にフリップ・フロップの列指定を行う為の入力ピンP11~P1=は、それらの位置する半導体チップの一辺に存在する総てのパッドー入出力パッファ組を使用するとは限らない。 基本セル列22ー1~22ーnの一部を使用して1つのフリップ・フロップを構成した時に必要にある。この事は行アドレス信号パッドマインを決定する。この事は行アドレス信号パッドマインを決定する。この事は行アドレス信号パッドマインと入出力パッファの組についても同じである。診断モード時に診断用パットに機能変更する場合もある。

(2) 診断専用パッドM、GR、C1、C1からの配額

本実施例の診断専用パッドは、診断モードM、 リセットGR、クロックCI及びC:の4つである。とれらは第5図に示したようにそれぞれ信号 級M、GR、CI、C:としてチップ内の各部に

らの配線

入出力パッフア $603-1\sim603-n$ 内の出力パッフアへの入力、すなわち、診断時のデータ出力個号線 $Q_1\sim Q_n$ も x 方向に並設配線する。

(6) 列デコーダ 6 0 1 - 1 ~ 6 0 1 - m からの 配舗

列デコーダ 6 0 1 - 1 ~ 6 0 1 - mか 6 0 出力、 列選択ペア信号(a₁, b₁)~(a_n, b_n) は y 方向に並設配級する。

以上の様に、ゲート・アレイ集積回路装置20 のマスター構造に、診断モード時に機能変更し得 る入出力パッファ、列デコーダ、診断専用パッド 及び行、列方向の配線群を設ける事により診断機 能を含める事ができる。

次に、入出力パッファと列デコーダとの詳細を 第6図から第8図を用いて説明する。

第6図はフリップ・フロップの選択を行う列アドレス信号X I を与える入出力パッフア600-1~600-m及びスキャン・インのデータを与える入出力パッフア602-1~602-ロのマ

スター構造とその応用を示したものである。

第6図(a)はマスター構造を示すもので、パッドP, に入出力パッファ・マスター700ーiが接続され、第1段目の入力パッファ701ーi、第2段目の入力パッファ702ーi、診断モード用の列アドレス信号X1~X。または行アドレス信号Y1-Y、を与えるパッファ703ーi、3ステート出力パッファ704ーi、3ステート制御用の2入力NANDゲート705ーiがそれぞれが独立に設けられている。これらの要素を配線によって次の(I)~4Dの3種類に構成して用いる。

(I) 通常モード(M=1)時に入力パッファとなる場合(第6図(b))

パッドP. と第1段目の入力パッフア701ーi、これと702ーi及び703ーiとを接続(破線にて示す)し、通常モード(M=1)の入力信号I. 及び診断モード(M=0)時の列アドレス信号X. または行アドレス信号Y. を得る。出力パッファ704ーi及び3ステート制御用ゲート705ーiは使用しない。

パッファ?01-iと第2段目の入力パッファ
702-i及びパッファ?03-i、3ステート
制御用ゲートで05-iと出力パッファ?04iの3ステート制御入力とを接続する。この様な
接続により、通常モード(M=1)時にパットPiに
人力するデータまたは信号Ii、パッドPiに
出力するデータまたは信号Oiの入出力が出来る
一下側御信号T8Cにより出力パッファ?04-i
を制御できる。診断モード(M=0)時にはMが
"0"となる為、出力パッファ?04-iの出力
は3ステート状態になり、パッドPiは列ブドレス信号Yiを外部から
入力する。

第7図はフリップ・フロップのデータを読み出 す為の入出力パッファ603−1~603−□の マスター構造とその応用を示したものである。

第7図(a)はマスター構造を示すもので、パンド P」に入出力パッファ・マスター800ーjが接続され、入出力パッファ・マスター800ーjは (II) 通常モード (M=1)時に出力パツファと なる場合 (第6図(c))

パッドP」と第1段目の入力パッフア701ー 「、出力パッフア704ー」、701ー」と703 ーi、3ステート制御用のNANDゲート705ー 1の2入力間及びその出力と3ステート出力パッ フアの3ステート制御入力とを接続(破験にて示 す)する事により、診断モード(M=0)時により、が得られる。通常モード(M=1)時には出力データ または信号〇」は、ゲート705ー」の制御によりパッドP」に出力され、診断モード(M=0)時には3ステート出力パッフア704ー」は3ステート状態となつて、パッドP」は列アドレス信 号X、または行アドレス信号Y」を外部から入力する。

(ii) 通常モード (M=1)時に入出力パッファとなる場合 (第6図(d))

ペッドP:と第1段目の入力パツフア701ー i及び出力パツフア704ーi、第1段目の入力

第1段目の入力パッフア801ーj、第2段目の入力パッフア802ーj、モード指定信号Mのインパータ803ーj、診断モード(M=0)時のフリップ・フロップの内容を飲み出すデータ出力信号Q」と通常モード(M=1)時の出力信号Q」の選択ゲート804ーj、3ステート出力パッフア805ーj、3ステート制御用のNOBゲート806ーjで構成される。

第7図(b)~(d)は、それぞれ通常モード(M=1)時において入出力パッファ・マスター800一」を入力パッファ(第7図(b))、出力パッファ(第7図(c))、入出力パッファ(第7図(d)として用いる場合の実施例を示したものである。その構成受素及び配線方法は異なるが、前記した第6図のものと同様の考え方であるので、ことでは詳細な説明は省略する。

第8図は列デコーダ601-1~601-mの 詳細回路図及び配線を示したものである。列デコーダ601-iはゲート900-i,901-i, 902-iから構成され、前配した入出力パンフ

特開昭59-142481 (8)

ア700ーiから得られる診断時の列アドレス信号X:、モード指定信号M、クロック信号C:を入力し、フリップ・フロップ選択信号ペア(a:,b:)を出力する。信号a:はゲート900ーi、信号b:はゲート901ーi及び902ーiにより前配論理式(1)及び(2)が得られる。

j行、「列の領域内にあるフリップ・フロップ 23は前記した如く、列倡号ペアa」、bι及び 行アドレス信号 Y」によつて選択され、"1"に セットされる。また、列信号ペアaι, bιによ り、フリップ・フロップデータ出力信号級Q」に その内容が載せられ、前記した入出力パッファ 603−」を介してパッド P₃」にデータを出力す る。

次に、第9図を用いて、本実施例ゲート・アレイ果積回路装置の実際の診断例を詳細に説明する。本図はゲート・アレイ集積回路装置20を11行、11列のブロックに分割し、各プロックに1つのフリップ・フロップを割り当てて診断を行うものである。

11

Ö

11

0 X

0 ×

F/F317-4.

¥

æ

Φ

×

ŏ

ti .

¥

11 .

×

×

ď

×

× ای

ວົ

Z X o

表

蟅

 $\times \times \times$

0

×

XX

ii

0

0

· ii

0

X: Don't Care *:F/F正常時 **:NAND回路正常時

今、ゲート・アレイ乗機回路装置 20の(行、列)として、(2,2)、(4,3)、(3,7)にそれぞれフリップ・フロップ F / F₂₂, F / F₄₂, F / F₄₂, F / F₄₂の出力が 2入力 NANDゲート 100に入力し、組合せ論理回路である 2入力 NAND ゲート 100の出力が F / F₃₇に入力している場合についての診断例を第3表及び下配に示す。

ステップ 1

ゲート・アレイ集積回路装置20にGR(リセット)を入力し、金てのフリップ・フロップをリセットする。この時、診断に採る入出力倡号M、C1、C2、X1~X 、Y1~Y 、Q1~Q。は全て意味を持たない。このステップでフリップ・フロップF/F22、F/F41、F/F37の内容は"0"に初期化される。

ステップ 2

本実施例で診断すべき組合せ論理回路は2入力
NANDゲート100であるから、先ず、フリップ
フロップ F / F (** を ** 1 ** にセットし、2入力
NANDゲート100の入力値を ** 0 ** と ** 1 ** と
する。その為、第3 要の如く診断モードとする為、
M=0とし、列 T ドレス信号 X ** = 1、かつ行 T
ドレス信号 Y ** = 1 としてクロック信号 C 1 及び
C 2 を印加する。クロック信号 C 1 にょつて第4
図にかけるフリップ・フロップ 23(F / F (**))
内のフリップ・フロップ 4 0が ** 1 ** にセットされ、クロック信号 C 2 によつてフリップ・フロッ

ブ41か"1"にセットされる。この結果、出力ドライバ51を介してフリップフロップ23(F/Fix)の内容はフリップ・フロップのデータ出力信号級Q4を介して集積回路装置の外部へも掃き出され、正常にフリップフロップF/Fixが"1"にセットされていれば第5図のパッドPx4より"1"が出力される。

以上により、被診断回路となる組合せ論理回路 である2入力NANDゲート100の2つの入力級 S1, S2はそれぞれ"0", "1"に設定され た事になる。

ステップ3

ステップ 2 によつて、 2 入力 NAND が ー 100 の あるいは 2 つの入力級 8 1 、 8 2 が正常であれば、 その出力信号 8 3 は " 4 " となる答である。本ステップでは、信号 8 3 の状態をフリップフロップ F / F 27 に取り込む為、先ず、通常モードに戻し (M=1)、 クロック信号 C1 を " 1" として、 集後回路接近内のクロック Tによつて第 4 図のフリップ・フロップ 4 0 に信号 8 3 (第 4 図では信

は"1")をフリップフロップ41にセットする一方、出力パッフア51によりフリップ・フロップのデータ出力信号線Q: にフリップフロップF/F:7の内容を載せる。パッドP:8を観測する事によつて、フリップフロップF/F:7の配憶された内容が集積回路装置20の外部で見る事ができる。2入力NANDゲート100の論理、入出力配線S1,S2,S3に異常がなければ、"1"と
なる。

ステップ 5 ~ 8

ステップ1~4と同様であるが、2入力NAND ゲート100への入力81,82の値を逆にして 診断するステップである。ステップ1~8で異常 がなければ、組合せ論理回路である2入力NAND ゲート100は配線も含め正常であると診断され るわけである。

以上は、2つのフリップ・フロップF/F₂₂、 F/F₄₃の出力に接続された2入力NANDゲート 100とこの出力に接続されたフリップ・フロッ プF/F₂₇を例にして説明したが、これに限定さ 以上により、フリップフロップ F / F 27 に 2 入 カ NAND ゲート 1 0 0 の出力が信号 S 3 を経由し てセットされる。

ステップ4

再び、ゲート・アレイ集積回路装置 2 0 を診断モードに戻し(M=0)、列アドレス信号 $X_7=1$ とし、クロック信号 C_2 を印加して、第 4 図におけるフリップ・フロップ 4 0 の内容(正常なら

れることはない。つまり、組合わせ論埋回路としては、入力、出力がフリップフロップ等の配復回路に接続されているものであれば良く、第1図に示すシフトレジスタ14に於いて、配根 ==3 を組合せ回路と見なすことによつて、シフトレジスタ14の診断を行なりことができる。

以上の実施例では単純な回路の診断の例を説明 したが実際には、もつと復雑かつ多量の論理回路 を一度に診断する事が要求される。とれは多数の フリンプ・フロップを1ステップで「1"に設定 する手法が用いられる。

本実施例は原理上、ゲート・アレイ集積回路装置20上の唯一のフリンプ・フロンブから全てのフリンプ・フロンブまで1ステンプで"1"にセットし得るものである。

(a) 唯一のフリップ・フロップの"1"股定前記した例の様に、列アドレス信号X」と行アドレス信号Y」を"1"にすることによつて、 j 行、 i 列に存在するフリップ・フロップ1つを "1"股定できる。 (b) 行方向に存在するフリップ・フロップ群の 『1.7.般定

例えば」行に存在するフリップ・フロップ群のいくつかを " 1 " 設定する場合には、行アドレス信号 $Y_1=1$ として、列アドレス信号 $X_1\sim$ の中の対応するものを1 とすればよい。 $X_1\sim$ 7 = 1 をらば、F / $F_{11}\sim$ 7 の 7 個のフリップ・フロップが同時に " 1 " 設定される。

(c) 列方向に存在するフリップ・フロップ群の *1 * 設定

i列に存在するフリップ・フロップ群のいくつかを 1 で設定する場合には、列アドレス信号 X = =1 とし、行アドレス信号 Y = ~Y = の中の対応するものを 1 とすればよい。 Y = ~4 = 1 をらば、 F / ド::-4: の 4 個のフリップ・フロップが 1 で設定されるわけである。

(d) 全フリップ・フロップの"1"股定 列アドレス信号X_{1~}。、行アドレス信号 Y_{1~}。の総てを1とした場合、条積回路袋置 20内の総てのフリップ・フロップが"1"設定

のフリップ・フロップの行、列アドレスが決定する。

以上説明したように、本実施例によれば、記憶回路であるフリップ・フロップのセット、リセット、読出しだけでなく、組合せ論理回路単位の診断が行えるので診断率が向上する。また、ゲート・アレイ楽積回路装置の診断は金フリップ・フロップのセット、リセットを規則的に配置し得る信号を大きます。

[発明の効果]

以上述べた様に本発明によれば組合せ胎型回路 単位に診断が可能となり、充分な診断率が得られ る集積回路装置及びその診断方法を得ることがで きる。

図面の簡単な説明

第1図は本発明の原理を説明するための図、第 2図は本発明の一実施例になるゲート・アレイ集 される。

次に、本実施例ゲート・アレイ集積回路装置 20内部ではどのようにフリップ・フロップ等の 配憶回路が配置され、組合せ論理回路と配線され るかを第10図によつて示す。

第10図に於いて、基本セル列22-2,22 -3,22-4は、一定の間隔の配線領域101 -2,101-3,101-4を介して並設される。各輪選回路間の配線31,32,33,及び 診断用信号級 a,b,C,Y,Q,, GRは図示していない絶縁膜を介して多層配線される。

第10図に示した如く、フリップ・フロップド /F22 やF/F42 は行、列の中のどの部分に作られても診断用の配銀に接続でき、これによつてそ


接回路装置の全体構成の低略図、第3図は第2図のフリップ・フロップ23のインタフェイス図、第4図は第2図のフリップ・フロップ23の内容の構成を示す図、第5図は本発明の一実施例のである概略図、第7図は第5図に於ける入口の構成を示す図、第8図は第5図に於いる列デコーダの構成を示す図、第9図は第5図に発明の一実施例を示す図、第10図路接置の配線を示す図である。


40,41…フリップ・フロップ、42~50… ゲート、51…出力パッフア、601-1~601 -m…列デコーダ、600-1~600-m。 602-1~602-n。603-1~603n…入出力パッファ。


代理人 弁理士 髙橋明夫




第 2 図









第10回

第9四

